This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

BESIS RAGE ABANKOUSPRO)

SEMICONDUCTOR INTEGRATED CIRCUIT

Patent Number:

JP11330936

Publication date:

1999-11-30

Inventor(s):

NAKANE HIROYUKI; SAITO HIROSHI

Applicant(s)::

HITACHI LTD; HITACHI ULSI SYSTEMS CO LTD

Requested Patent:

JP11330936

Application Number: JP19980125653 19980508

Priority Number(s):

IPC Classification:

H03K17/16; H03K17/687; H03K19/0175

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce inductance induced noise at the time of inverting output while holding high speed of the inverting output operation of an output buffer.

SOLUTION: Driving circuits 3 and 4 which drive control terminals of output transistors(TR) (MP1, MN1) constituting the output buffer 2 are decreased in driving capability to reduce the output current variation rate at the time of the output inverting operation of the output buffer, thereby reducing noise induced through an inductance in proportion to the current variation rate. At this time, delay of the output inverting operation accompanying the reduction of the driving capability of the driving circuits 3 and 4 is compensated through positive feedback operation by feedback control TRs MN3 and MP3. The feedback control TRs MN3 and MP3 perform positive feedback control over the conductances of the output TRs, having the control terminals coupled with external terminals, to the control terminals of the output TRs.

Data supplied from the esp@cenet database - I2

BESTPACE PLANTE (1887)

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-330936

(43)公開日 平成11年(1999)11月30日

(51) Int.Cl. ⁶	識別部	I 号 F I		
H03K	17/16	H03K	17/16	. Н
	17/687		17/687	F
	19/0175		19/00	101F

審査請求 未請求 請求項の数4 OL (全7頁

(74)代理人 弁理士 玉村 静世

		番箕頭水	木明水 明水坝の数4 UL (全 7 貝)
(21)出願番号	特願平10-125653	(71)出願人	000005108
			株式会社日立製作所
(22)出顧日	平成10年(1998) 5月8日		東京都千代田区神田駿河台四丁目6番地
		(71)出顧人	000233169
			株式会社日立超エル・エス・アイ・システ
			ムズ
			東京都小平市上水本町 5 丁目22番1号
		(72)発明者	中根 裕之
			東京都小平市上水本町 5 丁目22番1号 株
		•	式会社日立超エル・エス・アイ・システム
			プ内


最終頁に続く

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 出力バッファの反転出力動作の高速性を維持しつつ、反転出力時のインダクタンス誘導性ノイズを低減できるようにする。

【解決手段】 出力バッファ (2)を構成する出力トランジスタ (MP1, MN1)の制御端子を駆動する駆動回路 (3, 4)の駆動能力を小さくして、出力バッファの出力反転動作時における出力電流変化率を小さくし、電流変化率に比例してインダクタンスを介し誘導されるノイズを低減する。このとき、前記駆動回路の駆動能力低減に伴う出力反転動作の遅延を、帰還制御トランジスタ (MN3, MP3)による正帰還動作で補償する。帰還制御トランジスタは、外部端子に制御端子が結合され出力トランジスタの制御端子に対して当該出力トランジスタのコンダクタンスを正帰還制御する。



【特許請求の範囲】

【請求項1】 出力バッファを有する半導体集積回路であって、前記出力バッファは、外部端子に結合された出力トランジスタと、前記外部端子に制御端子が結合され前記出力トランジスタの制御端子に対して当該出力トランジスタのコンダクタンスを正帰還制御する帰還制御トランジスタと、を含む半導体集積回路。

【請求項2】 前記出力トランジスタの制御端子を駆動する駆動トランジスタを有し、前記出力トランジスタに対して駆動トランジスタのサイズは1/10~1/20である請求項2記載の半導体集積回路。

【請求項3】 出力バッファを有する半導体集積回路で あって、前記出力バッファは、外部端子に結合されプッ シュ・プル動作される第1出力トランジスタ及び第2出 カトランジスタと、前記第1出カトランジスタの制御端 子に結合され第1出力トランジスタのオン状態に同期し てオン状態にされる第1ゲートトランジスタと、前記第 1 ゲートトランジスタに直列接続されると共に前記外部 端子に制御端子が結合され前記第1出力トランジスタの 制御端子に対して当該第1出力トランジスタのコンダク タンスを正帰還制御可能とする第1帰還制御トランジス タと、前記第1出力トランジスタを駆動する第1駆動イ ンバータと、前記第2出力トランジスタの制御端子に結 合され第2出力トランジスタのオン状態に同期してオン 状態にされる第2ゲートトランジスタと、前記第2ゲー トトランジスタに直列接続されると共に前記外部端子に 制御端子が結合され前記第2出力トランジスタの制御端 子に対して当該第2出力トランジスタのコンダクタンス を正帰還制御可能とする第2帰還制御トランジスタと、 前記第2出力トランジスタを前記第1出力トランジスタ と相補的に駆動可能とする第2駆動インバータと、を含 む半導体集積回路。

【請求項4】 中央処理装置と、バスアクセスを起動するバスステートコントローラと、外部とインタフェースされる入出力回路とを1個の半導体基板に備えてマイクロコンピュータ化され、前記入出力回路に前記出力バッファが含まれて成る請求項1万至3の何れか1項に記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に おける出力バッファの出力信号切り替わり時に発生する ノイズを低減する技術に関し、特に、多ピンで高速動作 を要するデータ処理用若しくは通信制御用の半導体集積 回路に適用して有効な技術に関するものである。

[0002]

【従来の技術】半導体集積回路において出力バッファの 出力信号が切り替わるとき、出力端子には電流変化を生 ずる。半導体集積回路の外部端子に接続されるボンディ ングワイヤやリードフレームなどは無視し得ないインダ クタンス成分を有する。したがって、変化率の大きな電 流変化は前記インダクタンス成分を介してノイズを誘導 させる。

【0003】そのようなノイズを低減するには、インダ クタンス成分を減少させ、また、出力電流の変化率を小 さくすればよい。すなわち、半導体集積回路において、 同時に出力反転される出力バッファの数が多いほど、ま た、出力反転の動作速度が速いほど、そして出力の負荷 容量成分が大きいほど、出力バッファによる出力反転時 の電流変化(di/dt)が大きくなる。更に、半導体 集積回路にはそのパッケージ、そしてソケットに不所望 なインダクタンス成分が寄生する。これを考慮すれば、 半導体集積回路のパッケージの形状や、電源ピンの配置 を工夫して、インダクタンス成分を減少させることが考 えられる。例えば、出力回路の近傍に電源ピンを配置す ること、そして、パッケージの出力ピンの数を少なくす る、出力電圧振幅を小さくする、出力容量成分を小さく する、ソケットなど誘導性のある部品を極力使用しない ようにする、といったことを考慮することができる。

[0004]

【発明が解決しようとする課題】しかしながら、インダクタンス成分の低減と言う点は、半導体集積回路の集積度の向上、システムLSI化の要請、などによる半導体集積回路の多ピン化傾向に反すことになる。また、レイアウト上の制約などによって出力バッファの近傍に必ずしも電源ピンを配置できるとは限らない。

【0005】本発明の目的は、多ピンであっても、また、高速出力動作されるべきものであっても、出力バッファの出力信号切り替わり時にインダクタンス成分を介して発生されるノイズを低減できる半導体集積回路を提供することにある。

【0006】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0008】すなわち、外部端子(P)に結合された出力トランジスタ(MP1)と、前記外部端子に制御端子が結合され前記出力トランジスタの制御端子に対して当該出力トランジスタのコンダクタンスを正帰還制御する帰還制御トランジスタ(MN3)とを含む構成を、半導体集積回路の前記出力バッファ(2)に採用する。出力バッファの出力反転動作時、帰還制御トランジスタは、出力反転動作の確定を早めるように作用する。したがって、出力トランジスタの制御端子を駆動する駆動トランジスタ(Mp5, MP6)のサイズ若しくは駆動能力を小さくしても、出力反転動作の遅れは最小限に抑えることが可能になる。このとき、出力トランジスタの制御端

子を駆動する駆動トランジスタのサイズ若しくは駆動能力が小さければ、出力反転動作時における出力トランジスタに流れる電流変化は比較的小さく抑えられる。電流変化率が小さければ、その電流変化率に比例してインダクタンス成分で誘導されるノイズを低減できる。

【0009】このように、前記出力トランジスタの制御端子を駆動する駆動トランジスタのサイズ若しくは駆動能力を小さくして出力反転動作の開始時点における出力電流変化率を小さくし、電流変化率に比例してインダクタンス成分で誘導されるノイズを低減し、このとき、駆動トランジスタのサイズ若しくは駆動能力の低減に伴う出力反転動作の遅延を、帰還制御トランジスタで補償する。これを実現するための駆動トランジスタのトランジスタサイズは、例えば、前記出力トランジスタに対して1/10~1/20とすることができる。

【0010】更に具体的な態様の出力バッファは、外部 端子に結合されプッシュ・プル動作される第1出力トラ ンジスタ(MP1)及び第2出力トランジスタ(MN 1) と、前記第1出力トランジスタの制御端子に結合さ れ第1出力トランジスタのオン状態に同期してオン状態 にされる第1ゲートトランジスタ (MN2) と、前記第 1 ゲートトランジスタに直列接続されると共に前記外部 端子に制御端子が結合され前記第1出力トランジスタの 制御端子に対して当該第1出力トランジスタのコンダク タンスを正帰還制御可能とする第1帰還制御トランジス タ(MN3)と、前記第1出力トランジスタを駆動する 第1駆動インバータ(3)と、前記第2出力トランジス タの制御端子に結合され第2出力トランジスタのオン状 態に同期してオン状態にされる第2ゲートトランジスタ (MP2) と、前記第2ゲートトランジスタに直列接続 されると共に前記外部端子に制御端子が結合され前記第 2出カトランジスタの制御端子に対して当該第2出カト ランジスタのコンダクタンスを正帰還制御可能とする第 2帰還制御トランジスタ (MP3) と、前記第2出力ト ランジスタを前記第1出力トランジスタと相補的に駆動 可能にする第2駆動インバータ(4)と、を含んで構成 することができる。

【0011】この態様の発明によれば、第1及び第2駆動インバータの駆動能力を小さくすることによる出力反転動作開始時点の出力電流の変化率低減によりインダクタンス成分で誘導されるノイズを低減し、このとき、駆動能力の低減に伴う出力反転動作の遅延を、第1帰還制御トランジスタ及び第2帰還制御トランジスタで補償する。

【0012】上記出力バッファを有する半導体集積回路の具体的な機能は限定されず、例えば、中央処理装置(14)と、バスアクセスを起動するバスステートコントローラ(19)と、外部とインタフェースされる入出力回路(20)とを1個の半導体基板(1)に備えたマイクロコンピュータであってもよく、その場合には、前

記出力バッファを前記入出力回路に含むことができる。 【0013】

【発明の実施の形態】図1には本発明に係る半導体集積回路に含まれる出力バッファの一例が示される。同図に示される出力バッファ2はバッファ回路部2Aと制御回路部2Bとを有し、半導体基板1に形成されている。バッファ回路部2Aは、プッシュ・プル動作されるpチャンネル型第1出力MOSトランジスタMP1及びnチャンネル型第2出力MOSトランジスタMN1から成る最終出力段CMOSインバータを有し、その出力は出力端子Pに結合される。最終出力段CMOSインバータの動作電源は電源電圧Vddとグランド電圧Vssである。図1においてpチャンネル型MOSトランジスタにはゲート電極に〇印を付してnチャンネル型MOSトランジスタと区別している。MOSトランジスタMP7、MN7はMOSトランジスタMP1、MN1の入力ゲートを保護するために設けられている。

【0014】前記第1出力MOSトランジスタMP1の ゲート電極には第1駆動インバータ3の出力端子が結合 され、前記第2出力MOSトランジスタMP2のゲート 電極には第2駆動インバータ4の出力端子が結合されて いる。第1駆動インバータ3はMOSトランジスタMP 5, MP6の直列回路によって構成され、第2駆動イン バータ4はMOSトランジスタMN5、MN6の直列回 路によって構成される。前記出力MOSトランジスタM P1, MN1をプッシュ・プル動作させ、或いは選択的 に高出力インピーダンス状態にするため、制御回路部2 Bは、ノアゲート5、ナンドゲート6及びインバータ7 を有する。第1駆動インバータ3はノアゲート5の出力 信号とそれをインバータ8で反転させた信号によってプ ッシュプル動作が制御され、第2駆動インバータ4はナ ンドゲート6の出力信号とそれをインバータ9で反転さ せた信号によってプッシュプル動作が制御される。デー タ信号10は出力すべき論理値を有するデータである。 制御信号11は論理値"0"(ローレベル)によって出 カバッファ2のイネーブル (活性化) を指示し、論理値 "1" (ハイレベル) によって出力バッファ2のディス エーブル(非活性化)を指示する。

【0015】制御信号11がハイレベルにされると、MOSトランジスタMP5がオン動作されてMOSトランジスタMP1がオフ状態にされ、且つ、MOSトランジスタMN1がオフ状態にされ、出力バッファ2は高出力インピーダンス状態にされる。制御信号11がローレベル、データ信号10がハイレベルのとき、MOSトランジスタMP5がオン動作されてMOSトランジスタMP1がオフ状態にされ、且つ、MOSトランジスタMP1がオン状態にされ、出力バッファ2はローレベルを出力する。制御信号11がローレベル、データ信号10がローレベルのときは、M

OSトランジスタMP6がオン動作されてMOSトランジスタMP1がオン状態にされ、且つ、MOSトランジスタMN6がオン動作されてMOSトランジスタMN1がオフ状態にされ、出力バッファ2はハイレベルを出力する。

【0016】前記第1出力MOSトランジスタMP1のゲート電極とグランド電圧Vssとの間には第1ゲートMOSトランジスタMN2と第1帰還制御MOSトランジスタMN3との直列回路が配置され、同様に、前記第2出力MOSトランジスタMN1のゲート電極と電源電圧Vddとの間には第2ゲートMOSトランジスタMP2と第2帰還制御MOSトランジスタMP3との直列回路が配置されている。

【0017】前記MOSトランジスタMN2のゲート電極はノアゲート5の出力に結合され、MOSトランジスタMN3のゲート電極は出力端子Pに帰還接続されている。従って、MOSトランジスタMP1のオン状態に同期してMOSトランジスタMN2がオン状態にされ、これにより、MOSトランジスタMP1のコンダクタンスが大きくされるにしたがって出力端子Pのレベルが電源電圧Vddに近づいていくと、MOSトランジスタMN3のコンダクタンスが大きくされ、これによって、第1出力MOSトランジスタMP1のコンダクタンスが正帰還制御される。

【0018】前記MOSトランジスタMP2のゲート電極はナンドゲート6の出力に結合され、MOSトランジスタMP3のゲート電極は出力端子Pに帰還接続されている。従って、MOSトランジスタMN1のオン状態に同期してMOSトランジスタMP2がオン状態にされ、これにより、MOSトランジスタMN1のコンダクタンスが大きくされるにしたがって出力端子Pのレベルがグランド電圧Vssに近づいていくと、MOSトランジスタMP3のコンダクタンスが大きくされ、これによって、第2出力MOSトランジスタMN1のコンダクタンスが正帰還制御される。上記正帰還制御は、出力バッファ2の出力反転動作の確定を早めるように作用する。

【0019】MOSトランジスタMN4は、MOSトランジスタMP1がオン状態にされるとき、MOSトランジスタMP1のゲート電極をグランド電圧Vssまで強制する。MOSトランジスタMP4は、MOSトランジスタMN1がオン状態にされるとき、MOSトランジスタMN1のゲート電極を電源電圧Vddまで強制する。【0020】ここで、前記MOSトランジスタMP5、MP6(MN5、MN6)で構成さえる駆動インバータ3、4の駆動能力が大きければ、MOSトランジスタMP1、MN1によって構成される最終出力段インバータの反転動作速度は高速化される。その反面、出力反転動

作における電流変化率が増大して、インダクタンス成分

を介して誘導されるノイズが増大することになる。前記

MOSトランジスタMP1に対するMOSトランジスタ

MP5, MP6の夫々のサイズ比、MOSトランジスタ MN1に対するMOSトランジスタMN5, MN6の夫 々のサイズ比は、例えば1/10~1/20とされる。 そのサイズ比は、本発明者が先に検討した出力バッフ ァ、即ち、MOSトランジスタMN 2、MN 3(MP 2, MP3)を備えていない出力バッファ(以下単に比 較例回路とも称する) に比べて小さい。換言すれば、前 記比較例回路の駆動インバータに比べて図1の駆動イン バータ3, 4の方が駆動能力が小さい。駆動能力が小さ い分だけ、出力反転動作における電流変化率は比較例回 路に比べて小さくされ、インダクタンス成分を介して誘 導されるノイズも低減される。その一方で、出力バッフ ァ2の反転動作の確定が遅くなると予想されるが、実際 には、前記正帰還制御MOSトランジスタMN3, MP 3による上記正帰還制御によって出力バッファ2の出力 反転動作の確定が早められる。要するに、前記出力MO SトランジスタMP1, MN1の制御端子を駆動する駆 動インバータ3、4のトランジスタサイズ若しくは駆動 能力を小さくして出力反転動作の開始時点における出力 電流変化率を小さくし、これによって、インダクタンス 成分で誘導されるノイズを低減し、このとき、駆動イン バータ3, 4のトランジスタサイズ若しくは駆動能力の 低減に伴う出力反転動作の遅延を、帰還制御MOSトラ ンジスタMN3, MP3で補償する。

【0021】次に、上記出力バッファ2の詳細な動作の一例を図2乃至図5を参照しながら説明する。ここでは、出力端子Pがローレベルからハイレベルに切り替えられるときの動作を一例として説明する。図2には図1のノードAの電位変化が前記比較例回路との対比で示されている。図3には図1のMOSトランジスタMP1のドレイン電流の変化の様子が前記比較例回路との対比で示されている。図4には図1のMOSトランジスタMP1のドレイン電流の変化率が前記比較例回路との対比で示されている。図5には出力端子Pの電位の変化が前記比較例回路との対比で示されている。図2乃至図4において、出力バッファの出力がローレベルからハイレベルに確定するまでの過渡応答期間をTとするとき、その前半を0~T1、後半をT1~Tとする。

【0022】前述の通り、比較例回路に比べて、出力バッファ2は最終出力段を構成するMOSトランジスタMP1、MN1のゲート電圧の変化が緩やかにされる。駆動インバータ3、4の駆動能力が比較例回路のそれに比べて小さくされているからである。したがって、図3の前半の特性に示されるように、MOSトランジスタMP1のドレイン電流の変化は出力バッファ2の方が小さくされる。したがって、MOSトランジスタMP1のドレイン電流の変化率は図4に例示されるように出力バッファ回路2のほうが小さくされる。このようにドレイン電流の変化率が小さくされる。このようにドレイン電流の変化率が小さくされれば、インダクタンス成分を介して誘導されるノイズも低減される。

【0023】一方、図2の後半の特性に現れるように、 出力バッファ回路2の場合には、前記正帰還制御MOS トランジスタMN3による上記正帰還制御により、動作 の後半では、A点のノードは最後まで急峻に変化され る。比較例回路の場合には緩慢になる。この時のドレイ ン電流の変化も同じであり、図3に例示されるように、 出力バッファ2の場合には、動作の後半においても前半 同様にドレイン電流が漸次増加している。したがって、 出力バッファ2の場合、出力反転動作の前半におけるド レイン電流の変化が比較例回路より小さくても、後半部 分での前記正帰還制御動作によって、出力バッファ2の 出力反転動作が確定するまでの遅れを補償することがで きる。結果として、図5に例示されるように、出力バッ ファ2の出力反転動作の確定は比較例回路とほぼ同等に 維持され、一方、図4に示されるように、電流変化率は 著しく低減され、インダクタンス成分で誘導されるノイ ズについてはこれを低減することができる。図5の第2 比較例回路は出力バッファ 2 において正帰還制御の構成 を採用しない回路構成を想定しており、ノイズの発生は 低減できても、出力反転動作の確定は著しく遅れてい る。

【0024】尚、出力バッファ2がハイレベルからローレベルに出力反転する場合も上記同様に作用する。その内容は、信号変化の極性が相違するだけであり、詳細な作用説明は省略する。

【0025】図6には前記出力バッファ2を適用したマ イクロコンピュータのブロック図が示される。同図に示 されるマイクロコンピュータ13は、単結晶シリコンな どの半導体基板に公知の半導体集積回路製造技術によっ て形成されている。マイクロコンピュータ13は、特に 制限されないが、CPU(中央処理装置)14、キャッ シュメモリ15、DMAC(ダイレクト・メモリ・アク セス・コントローラ) 16、INTC (割込みコントロ ーラ) 17、FPU (浮動小数点演算ユニット) 18、 BSC (バスステートコントローラ) 19、I/O (外 部入出力回路)20、及び内部バス21を有する。CP U14は命令をフェッチし、フェッチした命令を解読し て、内部の演算回路を用いた整数演算を行い、或いはF PU18による浮動小数点数演算を行い、また、それら 演算に必要なオペランドのアクセス動作を行う。キャッ シュメモリ15はCPU14が一旦アクセスした命令や データを一時的に蓄えて、メモリアクセス動作を高速化 できるようにする。バスステートコントローラ19はキ ヤッシュミスなどに応じて外部メモリアクセスを行うと き、アクセス対象エリアなどに適合したバスサイクルを 制御する。DMAC16はDMA転送要求に応答してC PU14に代わりバス件を取得してデータ転送制御を行 う。割込みコントローラ17は割込み要求信号に対する 優先制御やマスク制御を行う。外部入出力回路20は外 部バスなどに接続される I/Oポートを構成し、出力回

路又は入出力回路には図1で説明した出力バッファ2を 備えている。

【0026】マイクロコンピュータ13は半導体基板に 多数のボンディングパッドや金属バンプ電極を備え、そ れらはボンディングワイヤ、ビームリードなどに接続さ れ、パッケージのピン若しくはリードに接続される。こ のようにしてパッケージングされたマイクロコンピュー タにおいて、集積度の向上や高機能化若しくはシステム LSI化などの要請により半導体集積回路は多ピン化す る傾向にあり、ピンの減少によってインダクタンス成分 を減らす方向には限界がある。また、レイアウト上の制 約などによって出力バッファの近傍に必ずしも電源ピン を配置できるとは限らない。ソケットなど誘導性のある 部品を使用するか否かはシステムセットメーカの事情に よる。これら事情を考慮したとき、前記出力バッファ2 を用いたマイクロコンピュータ13は、出力反転動作時 の誘導性ノイズを確実に低減できる。言い換えれば、ノ イズ抑制を目的として多数配置した電源ピンやグランド ピンの一部を信号ピンに割当てることも可能になり、ピ ン・ネックの解消にも寄与することができる。

【0027】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0028】例えば、出力バッファはCMOS回路に限定されない。最終出力段のプッシュ・プル回路はNチャンネル型MOSトランジスタによって構成してもよい。また、本発明に係る出力バッファは入出力バッファにおける出力バッファにも適用できることは言うまでもない。また、本発明に係る半導体集積回路はマイクロコンピュータに限定されず、通信用プロトコルプロセッサ等その他の論理LSI、スタティックRAMやフラッシュメモリなどのメモリLSI、アナログLSI、アナログ・ディジタル混載LSIなど種々の半導体集積回路に適用することができる。

[0029]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0030】すなわち、前記出力トランジスタの制御端子を駆動する駆動トランジスタのサイズ若しくは駆動能力を小さくして出力反転動作の開始時点における出力電流変化率を小さくし、電流変化率に比例して誘導されるノイズを低減し、このとき、駆動トランジスタのサイズ若しくは駆動能力の低減に伴う出力反転動作の遅延を、帰還制御トランジスタで補償するから、反転出力動作の高速化を阻害することなく、反転出力動作時の電流変化とインダクタンス成分とに起因して発生する誘導性ノイズを低減することができる。

【0031】出力反転動作時の誘導性ノイズを低減でき

るから、ノイズ抑制を目的として多数配置した電源ピン やグランドピンの一部を信号ピンに割当てることも可能 になり、ピン・ネックの解消にも寄与することができ る。

【図面の簡単な説明】

【図1】本発明に係る半導体集積回路に含まれる出力バッファの一例を示す回路図である。

【図2】図1のノードAの電位変化を比較例回路との対 比で示す特性図である。

【図3】図1のMOSトランジスタMP1のドレイン電流の変化の様子を比較例回路との対比で示す特性図である。

【図4】図1のMOSトランジスタMP1のドレイン電流の変化率を前記比較例回路との対比で示す特性図である。

【図5】出力端子Pの電位変化を前記比較例回路との対 比で示す特性図である。

【図6】出力バッファを適用したマイクロコンピュータ

の一例を示すブロック図である。

【符号の説明】

- 1 半導体基板
- 2 出力バッファ

MP1 第1出力MOSトランジスタ

MN1 第2出力MOSトランジスタ

- 3 第1駆動インバータ
- 4 第2駆動インバータ
- P 出力端子
- MN2 第1ゲートMOSトランジスタ
- MP2 第2ゲートMOSトランジスタ
- MN3 第1帰還制御MOSトランジスタ
- MP3 第2帰還制御MOSトランジスタ
- 13 マイクロコンピュータ
- 14 CPU
- 19 パスステートコントローラ

【図2】

20 外部入出力回路


【図1】




A点の電位変化


(A) 比較例回路

(B) 出力パッファ2




[図5]






【図4】

[図6]





フロントページの続き

(72) 発明者 斉藤 弘

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

THIS PAGE BLANK (USPTO)